Arhitectura microcontrolerelor din familia 8051
| Numar pagini |
7 |
| Nume |
Arhitectura microcontrolerelor din familia 8051 |
| Subiect |
SMP - Sisteme cu microprocesoare |
| Institutie |
Universitate |
| Universitate |
Facultatea de Automatica, Calculatoare, Electronica |
| Pret |
50 puncte |
| Evaluarea calitatii |
0 / 0 (100%) |
| Adaugat |
15-06-2009 |
| Adaugat de |
dktf0406 |
| Descarcat |
4 |
| Marimea fisierului |
0 KB |
| Formatul fisierului |
pdf |
| Cuvinte cheie |
, , , , , , , , , , , , , , , , , , , |
Format: pdf
Pret: 50 puncte
Descrierea materialului:
Microcontrolerul 8051
Microcontrolerul 8052AH
Organizarea memoriei în dispozitivele din familia 8051
Memoria pentru programe
Memoria de date
Setul de instrucþiuni al familiei 8051
Moduri de adresare
Cuväntul de stare al programului - PSW
Ceasul sistemului
Extras din material:
ARHITECTURA MICROCONTROLERELOR DIN FAMILIA 8051
Produsele din familia 8051 sunt microcalculatoare pe 8 bi?i, optimizate pentru aplica?ii de
conducere (control). Sunt realizate ?n tehnologie HMOS (ex.8051, 8051AH, 8052AH) sau CHMOS
(ex.80C51BH, 83C51FA, 83C152), con?in 4K, 8K sau l6K de memorie intern? de tip ROM sau
EPROM, 128 sau 256 octe?i de memorie de tip RAM, 2-4 timere de 16 bi?i, o unitate de
comunica?ii seriale, logic? de ?ntreruperi, oscilator de ceas intern. Exist? ßi versiuni f?r? memorie
intern? de tip ROM, precum ßi versiuni cu caracteristici ?mbun?t??ite fa?? de arhitectura industrial?
standard 8051. In continuare vom prezenta arhitectura industrial? standard 8051, eviden?iind
caracteristicile suplimentare ale microcontrolerelor 8052AH.
Schema bloc (simplificat?) a acestor dispozitive este prezentat? ?n fig.1 (cu linie punctat?
s-au prezentat caracteristicile suplimentare ale dispozitivelor 8052AH).
Control
intreruperi
Intreruperi
interne
ROM/EPROM
4K
ROM
8K
ROM
in
8052
128 baiti
RAM
256
baiti
in
8052
Timer1
Timer0
Timer2
(8052) Intrari
de
numarare
CPU
OSC Controlmag.
4 porturi I/O Port serial
Comenzi P0 P2 P1 P3
adrese/date
TxD RxD
Intreruperi
externe
Fig. 1
Microcontrolerul 8051 este primul circuit din cadrul familiei, ap?rut ?n 1981, avänd
urm?toarele caracteristici esen?iale:
- CPU pe 8 bi?i, optimizat? pentru aplica?ii de control;
- capacit??i de procesare extinse (prelucr?ri la nivel de bit);
- 128 octe?i de memorie RAM intern?, pentru date;
- 4 Kocte?i de memorie ROM intern?, pentru program;
- 32 linii I/O bidirec?ionale, adresabile individual;
- 2 timere/num?r?toare de 16 bi?i;
- UART duplex (unitate asincron? de comunica?ii seriale);
- 2 linii de ?ntreruperi externe;
- 3 surse de ?ntreruperi interne;
- 2 nivele de prioritate pentru ?ntreruperi;
- oscilator de ceas intern;
1
- spa?iu de adresare pentru memoria program de 64 Kocte?i;
- spa?iu de adresare pentru memoria de date de 64 Kocte?i.
Observa?ie: Versiunea cu EPROM a lui 8051 este 8751H, iar cea f?r? ROM este 8031.
Microcontrolerul 8052AH este o variant? ?mbun?t??it? a lui 8051, caracterizat prin:
- 256 octe?i de memorie RAM intern?;
- 3 timere/num?r?toare;
- 4 surse de ?ntreruperi interne;
- 8 Kocte?i de memorie ROM intern?.
Observa?ii:
1) Versiunea cu EPROM a lui 8052 este 8752BH, iar cea f?r? ROM este 8032AH.
2) Microcontrolerul 8052AH-BASIC este o variant? a lui 8052AH cu interpretor complet
BASIC ?n ROM-ul intern.
3) 83C51FA ßi, ?n special, 83C152 sunt variante mult ?mbun?t??ite, avänd caracteristici
func?ionale noi !
Organizarea memoriei ?n dispozitivele din familia 8051
Toate dispozitivele din familia 8051 au spa?ii de adresare distincte pentru memoria de date
ßi memoria program, reprezentate ?n fig.2.
- "Program Store Enable" - strob pentru validarea accesului la memoria programPSEN
extern? (pentru citirea acesteia).
- "External acces" - (semnal de intrare). Dac? semnalul aplicat pe pinul este "high",EA EA
CPU execut? programul din memoria ROM intern? (atunci cänd adresa de memorie din
num?r?torul program - PC - nu dep?ßeßte capacitatea memoriei ROM interne - 0FFFH sau 1FFFH
?n cazul circuitului 8052). Dac? semnalul aplicat pe pinul este ?n starea "low" se acceseaz?EA
memoria ROM extern? indiferent de valoarea num?r?torului program (PC).
Separarea logic? a memoriei de date ßi program permite ca memoria intern? de date s? fie
accesat? prin adrese de 8 bi?i care sunt mai rapid manipulate ßi ...
Materiale similare
| Nume: |
Microcontrolere 8051 |
| Extras din material: |
...e T2EX cänd EXEN2 = 1. Cänd fie RCLK = 1, fie TCLK=1,
acest bit este ignorat ßi timerul este for?at la autore?nc?rcare pe dep?ßirea care apare la Timerul 2.
Exist? trei moduri de operare: "captur?", "auto?nc?rcare" ßi "generator vitez? bi?i", care sunt
selectate prin bi?ii din T2 CON conform tabelului:
(Timer 2)
RCLK + TCLK CP/RL2 TR2 Mod de operare
0 0 1 - auto?nc?rcare 16 bi?i
0 1 1 - captur? 16 bi?i
1 ... |
| Nume: |
Microcontrolere 8051 |
| Extras din material: |
...ior de prioritate.
PS - defineßte nivelul de prioritate pentru ?ntreruperea de la portul serial. PS = 1,
programeaz? aceast? ?ntrerupere pe nivelul superior de prioritate.
PX1, PX0 - definesc nivelul de prioritate pentru ?ntreruperile externe 1 ßi respectiv 0.
PXi=1, programeaz? ?ntreruperea extern? i (i = 0, 1) pe nivelul superior de prioritate.
O ?ntrerupere de pe nivelul inferior poate fi ?ntrerupt? de o ?ntrerupere de pe nivelul
superior, dar nu ßi de o alt? ?ntrerupere de pe nivel... |
| Nume: |
Tipuri de microprocesoare/ Arhitectura microprocesoarelor/ Limbaje de programare |
| Extras din material: |
...rnind de la
arhitectura Harvard se adaug? noi caracteristici pentru a ?mbun?t??ii comportarea
acesteia.
c) Arhitectura Harvard
De?i DSP-urile SHARC sunt optimizate din mai multe puncte de vedere, ?n
figur? s-au eviden?iat doar dou? din cele mai importante: memoria cache pentru
instruc?iuni ?i controlerul I/O.
Memoria cache este o memorie foarte rapid?, de dimensiuni mici (con?ine
aproximativ 32 din cele mai recente instruc?iuni), av?nd un pre? de co... |
| Nume: |
Interfata I/O a microprocesorului 8086 |
| Extras din material: |
...ortului A ?n modul 1 ca port de intrare ßi ca port de
ießire.
Modul 1: Port A - port de intrare
INTEA PC4
PC5
PC3
I 8255A PC6,7
PA7-PA0
STB
IBF
INTR
I/O
A
A
A
RD
D7-D0
2
INTE - Interrupt Enable - validarea
?ntreruperii referitoare la
portul A. Bistabilul INTE
este stabilit ?n 0 sau 1 prin
program, utiliz?nd caracte-
risticile de setare/resetare
pe bit ale lui I 8255A
A
A
... |
| Nume: |
Interfata microprocesorului 8086 cu memoria |
| Extras din material: |
...configura?ie minim?, pentru demultiplexarea ßi amplificarea
magistralelor este:
ALE
BHE/S7
I 8086
CPU
DEN
DT/R
A19/S6-A16/S3
AD15-AD0
MN/MX
Vcc
I 8286
B
OE
T
A
I 8286 B
OE
T
A
I 8282
(3) OE
STB
DO
DI A19-A0
BHE*
Mag. de
adrese
D15-D8
D7-D0
Mag. de
date
Semnalul generat de microprocesorul 8086 este utilizat pentru validarea transferului deDEN
informa?ii prin circuitele I 8286 (se conecteaz? la linia ). Semnalul DT/ se utilizeaz? pentruOE R
stabilirea ... |
| Nume: |
Interfata de intreruperi a microprocesorului I 8086 |
| Extras din material: |
... - Poate fi utilizat?, de asemenea, pentru depanarea programelor
(ca ßi Single Step). Este ini?iat? prin execu?ia instruc?iunii breakpoint . Aceast? instruc?iune poate fi
inserat? ?n puncte strategice ale programului, pentru a determina oprirea execu?iei. Rutina de
deservire poate s? treac? microprocesorul ?n starea WAIT, ?ntrerup?nd execu?ia programului p?n?
c?nd se aplic? 0 logic pe intrarea , apoi continu? execu?ia programului p?n? la urm?torulTEST
breakpoint.
Instruc?iuni pentru ?ntre... |
Toate materialele similare
Comentarii asupra materialului "Arhitectura microcontrolerelor din familia 8051"
Nimeni nu a verificat inca acest material. Fi primul care isi publica opinia
Publica-ti opinia
Logheaza-te pentru a posta un comentariu