Interfata de intreruperi a microprocesorului I 8086
| Numar pagini |
4 |
| Nume |
Interfata de intreruperi a microprocesorului I 8086 |
| Subiect |
SMP - Sisteme cu microprocesoare |
| Institutie |
Universitate |
| Universitate |
Facultatea de Automatica, Calculatoare, Electronica |
| Pret |
50 puncte |
| Evaluarea calitatii |
0 / 0 (100%) |
| Adaugat |
15-06-2009 |
| Adaugat de |
dktf0406 |
| Descarcat |
1 |
| Marimea fisierului |
0 KB |
| Formatul fisierului |
pdf |
| Cuvinte cheie |
, , , , , , , , , , , , , , , , |
Format: pdf
Pret: 50 puncte
Descrierea materialului:
Tipuri de întreruperi
Tabelul vectorilor de întrerupere (indicatorilor adresei de întrerupere)
Functiile întreruperilor interne
Instructiuni pentru întreruperi
Interfata pentru întreruperi hardware externe
Secventierea întreruperilor hardware externe
Extras din material:
INTERFA?A DE ?NTRERUPERI A MICROPROCESORULUI I 8086
Tipuri de ?ntreruperi
Microprocesorul I 8086 este capabil s? implementeze orice combina?ie de p?n? la 256
?ntreruperi. Acestea se divid ?n 5 grupuri:
a) ?ntreruperi hardware externe;
b) ?ntreruperi software;
c) ?ntreruperi interne;
d) ?ntreruperea nemascabil?;
e) RESET.
Func?iile ?ntreruperilor hardware externe, software ßi ?ntreruperii nemascabile pot fi definite
de utilizator. Intreruperile interne ßi RESET au func?ii de sistem dedicate.
Intreruperile sunt servite ?n func?ie de prioritate. Priorit??ile sunt stabilite ?n dou? moduri:
1) Microprocesorul I 8086 testeaz? apari?ia diverselor grupe de ?ntreruperi pe baza
urm?toarei ierarhii: RESET (prioritate maxim?), ?ntreruperi interne, ?ntreruperea nemascabil?,
?ntreruperi software, ?ntreruperi hardware externe (prioritate minim?).
2) Diverselor ?ntreruperi li se asociaz? nivele diferite de prioritate ?n cadrul unui grup, prin
asocierea unui num?r tip fiec?rei ?ntreruperi cuprins ?ntre 0 255. Intreruperea tip 0 are prioritate÷
maxim?, iar ?ntreruperea tip 255 are prioritate minim?. C?teva numere tip nu sunt disponibile
pentru utilizarea cu ?ntreruperi software sau hardware, deoarece ele au fost rezervate pentru func?ii
de ?ntrerupere speciale ale microprocesorului I 8086, cum sunt ?ntreruperile interne.
O subrutin? de tratare a unei ?ntreruperi poate fi ?ntrerupt? doar de o cerere de ?ntrerupere cu
nivel de prioritate mai mare. Spre exemplu, o ?ntrerupere hardware extern? tip 50 poate fi ?ntrerupt?
de RESET, de orice ?ntrerupere intern?, de ?ntreruperea nemascabil?, de orice ?ntrerupere software
sau de o ?ntrerupere extern? cu num?rul tip mai mic de 50.
Tabelul vectorilor de ?ntrerupere (indicatorilor adresei de ?ntrerupere)
Este utilizat pentru a lega numerele tip ale ?ntreruperilor cu loca?iile subrutinelor lor de
deservire, din memoria program.
Tabelul con?ine 256 vectori de ?ntrerupere ßi ocup? primul kilooctet de memorie. Fiecare
vector necesit? 2 cuvinte (4 octe?i), localizate la adrese pare. Cuväntul de la adresa superioar? este
numit adresa de baz? . El identific? segmentul program ?n care se g?seßte rutina corespunz?toare.
De aceea, adresa de baz? se ?ncarc? ?n registrul segment CS. Cuv?ntul de la adresa inferioar? din
cadrul vectorului de ?ntrerupere reprezint? offsetul primei instruc?iuni a rutinei de deservire, ?n
raport cu ?nceputul segmentului program definit prin adresa de baz? ?nc?rcat? ?n CS. Acest offset se
?ncarc? ?n registrul IP.
Primii 5 vectori din cadrul tabelului au func?ii dedicate. Astfel, vectorii (?ntreruperile tip) 0,
1, 3 ßi 4 sunt necesari pentru ?ntreruperi interne, iar vectorul 2 pentru ?ntreruperea nemascabil?.
Urm?torii 27 vectori sunt rezerva?i (nu trebuie utiliza?i). Restul vectorilor de ?ntrerupere (224
vectori) sunt disponibili pentru ?ntreruperi software sau hardware. In cazul ?ntreruperilor hardware
externe, num?rul tip (nivelul de prioritate) este asociat cu un nivel de intrare al ?ntreruperii.
La acceptarea unei ?ntreruperi de tip n, cuv?ntul amplasat la adresa 4n + 2 se ?ncarc? ?n
registrul CS, iar cuv?ntul amplasat la adresa 4n se ?ncarc? ?n registrul IP.
Func?iile ?ntreruperilor interne
1. Divide Error - reprezint? o condi?ie de eroare care apare la execu?ia instruc?iunilor de
?mp?r?ire. In cazul ?n care c?tul care apare ca rezultat al unei instruc?iuni DIV sau IDIV este mai
mare decät destina?ia specificat?, se genereaz? o eroare de ?mp?r?ire. Aceasta determin? ini?ierea
automat? a ?ntreruperii tip 0, ßi trece controlul subrutinei de de...
Materiale similare
| Nume: |
Interfata I/O a microprocesorului 8086 |
| Extras din material: |
...ortului A ?n modul 1 ca port de intrare ßi ca port de
ießire.
Modul 1: Port A - port de intrare
INTEA PC4
PC5
PC3
I 8255A PC6,7
PA7-PA0
STB
IBF
INTR
I/O
A
A
A
RD
D7-D0
2
INTE - Interrupt Enable - validarea
?ntreruperii referitoare la
portul A. Bistabilul INTE
este stabilit ?n 0 sau 1 prin
program, utiliz?nd caracte-
risticile de setare/resetare
pe bit ale lui I 8255A
A
A
... |
| Nume: |
Interfata microprocesorului 8086 cu memoria |
| Extras din material: |
...configura?ie minim?, pentru demultiplexarea ßi amplificarea
magistralelor este:
ALE
BHE/S7
I 8086
CPU
DEN
DT/R
A19/S6-A16/S3
AD15-AD0
MN/MX
Vcc
I 8286
B
OE
T
A
I 8286 B
OE
T
A
I 8282
(3) OE
STB
DO
DI A19-A0
BHE*
Mag. de
adrese
D15-D8
D7-D0
Mag. de
date
Semnalul generat de microprocesorul 8086 este utilizat pentru validarea transferului deDEN
informa?ii prin circuitele I 8286 (se conecteaz? la linia ). Semnalul DT/ se utilizeaz? pentruOE R
stabilirea ... |
| Nume: |
Conexiunile externe ale microprocesorului I 8086 |
| Extras din material: |
....
- "Data Enable" - este utilizat pentru activarea transferului prin circuitele 8286/8287,DEN
sensul transferului fiind dat de semnalul DT/ .R
3
ALE - "Adress Latch Enable" - este activ ?n starea T1 a fiec?rui ciclu de acces la magistrale
(?n timp ce o adres? valid? de memorie este prezent? pe magistrala de adrese). Este utilizat pentru
memorarea adresei de pe liniile AD0 AD15, A16/S3 A19/S6 ßi a semnalului /S7 ?n÷ ÷ BHE
registre 8282/8283 (deci, pentru demultiplexarea magistralelor... |
| Nume: |
Tipuri de microprocesoare/ Arhitectura microprocesoarelor/ Limbaje de programare |
| Extras din material: |
...rnind de la
arhitectura Harvard se adaug? noi caracteristici pentru a ?mbun?t??ii comportarea
acesteia.
c) Arhitectura Harvard
De?i DSP-urile SHARC sunt optimizate din mai multe puncte de vedere, ?n
figur? s-au eviden?iat doar dou? din cele mai importante: memoria cache pentru
instruc?iuni ?i controlerul I/O.
Memoria cache este o memorie foarte rapid?, de dimensiuni mici (con?ine
aproximativ 32 din cele mai recente instruc?iuni), av?nd un pre? de co... |
| Nume: |
Sistemul de interfata cu procesul industrial condus |
| Extras din material: |
...alog-numerice. Realizarea unui circuit de eßantionare ßi memorare presupune existen?a unui
comutator ßi a unui element de memorare analogic?. Schema bloc este um?toarea:
Ui
Ucd
Ue
S/H
S/H - sample and hold
Eßantionarea ßi memorarea unui semnal analogic are loc ?n dou? etape distincte, c?rora le
corespund dou? intervale de timp succesive. In perioada de eßantionare, comutatorul este ?nchis ßi
se transmite la ießire semnalul de intrare nemodificat, iar, ?n perioada de memorare, ... |
| Nume: |
Arhitectura microcontrolerelor din familia 8051 |
| Extras din material: |
...dicatorul stivei, acumulatorul, etc.
Adresele memoriei RAM interne sunt ?ntotdeauna pe 1 bait, ceea ce implic? un spa?iu de
adrese de numai 256 octe?i. Totußi, modurile de adresare pentru RAM-ul intern pot accesa 384
bai?i astfel: adresarea direct? peste 7FH acceseaz? un anumit spa?iu de memorie iar adresarea
indirect? peste 7FH accesez? un spa?iu de memorie diferit. Astfel spa?iul superior (128) ßi SFR
ocup? acelaßi bloc de adrese, deßi ele sunt entit??i fizice separate.
Cei 128 ba... |
Toate materialele similare
Comentarii asupra materialului "Interfata de intreruperi a microprocesorului I 8086"
Nimeni nu a verificat inca acest material. Fi primul care isi publica opinia
Publica-ti opinia
Logheaza-te pentru a posta un comentariu