Interfata microprocesorului 8086 cu memoria

INTERFA?A MICROPROCESORULUI 8086 CU MEMORIA

?n fiecare din modurile minim sau maxim microprocesorul 8086 poate adresa p?n? la 1 M
octet de memorie. Interfe?ele sunt diferite ?n cele dou? moduri de operare.
8086
CPU
MEM
A16---A19
AD0---AD15
DEN
MRDC
MWTC
AMWC
ALE
DT/R
8288
(Controller
de
mag.)
CLK
BHE
S0---S2
MN/MX
b) Interfa?a cu memoria (modul maxim)
8086
CPU
ALE
BHE
RD
WR
M/IO
DT/R
DEN
MEM
A16---A19
AD0---AD15
a) Interfa?a cu memoria (modul minim)
MN/MX
Vcc

In cazul utiliz?rii microprocesorului 8086 ?n modul maxim, o parte din semnalele de
interfa?are cu memoria sunt generate de controllerul de magistral? I 8288, pe baza semnalelor de
stare furnizate de microprocesor, semnale ce specific? tipul ciclului maßin? urm?tor.S0 ÷ S2
Organizarea hardware (fizic?) a spa?iului de adrese al memoriei
Spa?iul de memorie al microprocesorului 8086 poate fi privit ca 1 M octet (dou? celule
consecutive con?in?nd date pe 16 bi?i) sau ca dou? blocuri de 512 K octe?i fiecare, respectiv blocul
adreselor pare ßi blocul adreselor impare. Blocul adreselor pare este selectat folosind linia de adrese
A0, iar blocul adreselor impare folosind linia . Adresa unei loca?ii din cadrul unui bloc de dateBHE
se formeaz? utiliz?nd liniile de adrese A1 A19. Blocul de adrese pare este conectat la magistrala÷
de date D7 D0, iar blocul de adrese impare la magistrala D15 D8.÷ ÷
FFFFF
FFFFE
FFFFD
3
2
1
0
.
.
1M FFFFF
FFFFD
FFFFB
.
.
2k+3
2k+1
.

3
1
FFFFE
FFFFC
FFFFA
.
.
2k+2
2k
.
.
2
0
512K 512K
Octe?i
cu adrese
impare
(A0 = 1)
Octe?i
cu adrese
pare
(A0 = 0)
D15---D0
A19--A1
D7--D0D15--D8 A0
BHE
Cuvintele (operanzii de 16 bi?i) const?nd din bai?i consecutivi pot fi aliniate fie la adrese
pare, fie la adrese impare. Microprocesorul furnizeaz? dou? semnale, ßi A0, pentru a selectaBHE
o loca?ie par?, o loca?ie impar?, sau ambele.

AO BHE M. D.
0 0 D15 - D0 - transferul unui cuvänt de 16 bi?i
0 1 D7 - D0 - transferul unui octet
1 0 D15 - D8 - transferul unui octet
1 1 -
Pentru operanzi de tip adrese sau date, octetul mai pu?in semnificativ al cuv?ntului va fi
stocat ?n loca?ia de adres? mai mic?, iar octetul mai semnificativ ?n urm?toarea loca?ie de memorie.
Pentru performan?e maxime, datele de 16 bi?i trebuie plasate cu octetul mai pu?in semnificativ
?ntr-o adres? par? (aliniate la adrese pare). De exemplu, un cuv?nt de 16 bi?i amplasat la adresele
(2k, 2k + 1) este accesat ?ntr-un singur ciclu de magistral?. In caz contrar (pentru aliniere la adrese
impare) sunt necesare dou? cicluri de magistral?. Spre exemplu, pentru un cuv?nt amplasat la
adresele (2k + 1, 2k + 2) se execut? urm?toarele dou? cicluri de magistral?:
- se acceseaz? octetul de la adresa impar? (2k + 1) - cel mai pu?in semnificativ - utiliz?nd
A0 = 1 ßi = 0; BHE
- se acceseaz? octetul de la adresa par? (2k + 2) - cel mai semnificativ - prin incrementarea
adresei cu o unitate (A0 = 0, 1).BHE =
Observa?ie: Cu excep?ia micßor?rii performan?elor (reducerii vitezei de lucru), acest dublu
acces este transparent pentru programator.
Deoarece este multiplexat, este necesar? memorarea sa ?n buffere externe ?mpreun? cuBHE
liniile de adrese A19 A0, utiliz?nd semnalul ALE generat de microprocesor.÷

Demultiplexarea magistralelor de adrese/date
Pentru demultiplexarea liniilor de adrese/date se utilizeaz? latch-uri de 8 bi?i, spre exemplu:
I 8282, I 8283.
Schema ...